產(chǎn)品&解決方案
科楠科技以創(chuàng)新驅(qū)動研發(fā),致力于為客戶提供最有競爭力的產(chǎn)品和解決方案,持續(xù)為客戶帶來最大價(jià)值。
四代調(diào)制器專用檢測器
4路TLK2711數(shù)據(jù)收發(fā)
4路LVDS 16/8/4/2/1bit LVDS數(shù)據(jù)發(fā)送。LVDS接口鐘碼相位可配
4路光纖數(shù)據(jù)收發(fā),光口協(xié)議可配置(默認(rèn)AURORA)
具備聯(lián)機(jī)、脫機(jī)工作模式
產(chǎn)品簡介
設(shè)備可通過筆記本線纜進(jìn)行遠(yuǎn)控和發(fā)送源狀態(tài)的配置,可通過高速數(shù)據(jù)接口讀取存儲在服務(wù)器上的數(shù)據(jù),并按照制定協(xié)議通過TLK2711接口、LVDS接口或光口發(fā)送給待測設(shè)備,功能組成如下圖所示:
● 4路TLK2711接口數(shù)據(jù)收發(fā)功能
● 可實(shí)現(xiàn)4路LVDS 4bit、2路LVDS8bit或1路LVDS16bit接口數(shù)據(jù)發(fā)送。具備LVDS接口鐘碼相位關(guān)系配置功能
● 可實(shí)現(xiàn)4路光纖接口數(shù)據(jù)收發(fā)功能,光口協(xié)議可配置(默認(rèn)AURORA)
● 具備聯(lián)機(jī)、脫機(jī)工作模式
產(chǎn)品框架
設(shè)備由1臺高性能服務(wù)器、1塊PCIe板卡、1塊數(shù)據(jù)收發(fā)板組成,如圖5-10所示。4套數(shù)據(jù)收發(fā)器實(shí)現(xiàn)相同的功能,1臺服務(wù)器光纖可對應(yīng)1套數(shù)據(jù)收發(fā)器,一個上位機(jī)可控制多臺數(shù)據(jù)收發(fā)器。
PCIe卡從上位機(jī)接收數(shù)據(jù),發(fā)送給發(fā)送器,發(fā)送器再轉(zhuǎn)成TLK2711、光口或LVDS并按照規(guī)定的格式往外發(fā)送。TLK2711、光口和LVDS的輸出頻率可通過上位機(jī)設(shè)置或者通過改變外部時鐘頻率或者更改晶振的方式實(shí)現(xiàn),8路TLK2711數(shù)據(jù)輸出頻率同時改變。
發(fā)送器主要有2片K7 325T FPGA、DDR3內(nèi)存條、時鐘、LVDS buffer、TLK2711A、VML驅(qū)動器等組成。FPGA通過光纖接收上位機(jī)發(fā)送的數(shù)據(jù),轉(zhuǎn)為TLK2711、光口或LVDS格式的數(shù)據(jù)發(fā)送給用戶設(shè)備。TLK2711接口為雙工方式,通過TLK2711接口接收用戶設(shè)備的請求幀,LVDS為單工方式。
板上每塊FPGA放置了一根DDR3內(nèi)存條,用于緩存待發(fā)送的數(shù)據(jù)文件。上位機(jī)讀取文件后通過光纖發(fā)送到本板,先緩存到DDR3中,再往外發(fā)送,不必每次都從上位機(jī)讀取,降低了與上位機(jī)之間的傳輸鏈路上的壓力,也降低了硬盤的壓力。
TLK2711信號上增加了Buffer芯片提高驅(qū)動能力,Buffer具有接收均衡和發(fā)送預(yù)加重功能,同時具有防止靜電直接損壞FPGA的作用。同理LVDS信號上也加了Buffer。
脫機(jī)工作模式(即沒有服務(wù)器參與)通過在板上放置一片F(xiàn)lash用于存儲數(shù)據(jù)文件實(shí)現(xiàn),F(xiàn)PGA可直接從Flash中讀取文件數(shù)據(jù)并對外發(fā)送。
板上還放置了1片ARM,主要用于PLL配置、復(fù)位管理、FPGA加載、環(huán)境監(jiān)控、控制命令的接收、解析、發(fā)送。
單板放置撥碼開關(guān),用來手動選擇外部時鐘和本地時鐘,同時用LED顯示狀態(tài)。面板設(shè)計(jì)2個按鈕開關(guān),用來實(shí)現(xiàn)脫機(jī)環(huán)境下設(shè)備開始停止功能。
產(chǎn)品參數(shù)
具體功能和性能參數(shù)如下:
1) 發(fā)送路數(shù):
TLK2711發(fā)送路數(shù)為8路(單臺);
LVDS發(fā)送路數(shù)數(shù)為24路(4路時鐘,16路數(shù)據(jù))(單臺);
光口發(fā)送路數(shù):收發(fā)各4路(單臺);
2) TLK2711和光口數(shù)據(jù)接口可雙工工作,按照接收請求發(fā)送數(shù)據(jù)模式工作,也可單工工作,按照制定占空比發(fā)送數(shù)據(jù);
3) LVDS發(fā)送接口輸出速率和輸出路數(shù)可控。(速率控制可通過更改FPGA時鐘或外供時鐘的方式實(shí)現(xiàn));
4) LVDS數(shù)據(jù)源具備時序拉偏功能,發(fā)送的鐘碼關(guān)系可通過控制接口進(jìn)行設(shè)置;
5) 數(shù)據(jù)源在發(fā)送數(shù)據(jù)時可發(fā)送提前存儲在設(shè)備中的固定數(shù)據(jù)(通過配置接口),也可通過和服務(wù)器直接的高速接口讀取數(shù)據(jù),并通過TLK2711接口和LVDS接口發(fā)送;
6) 要求地檢設(shè)備具有閉環(huán)自檢功能,即設(shè)備上需有自檢接口,模擬被測設(shè)備,并接收數(shù)據(jù),并進(jìn)行誤碼率和設(shè)備功能的檢測;
7) TLK2711發(fā)送時鐘參數(shù):
時鐘頻率暫定100MHZ;
串行碼速率:1.6Gbps;
頻率穩(wěn)定度:50PPM;
時鐘穩(wěn)定度:<40ps;
8) 光纖接口要求參數(shù):
光纖傳輸,波長850nm;
電平:CML電平,差分阻抗100歐;
速率:6.25Gbps(支持1.25Gbps、2.5Gbps、3.125Gbps、5Gbps、6.25Gbps等典型值),97.65625MHz*64bit;
協(xié)議:Aurora64B/66B;
時鐘頻率:97.65625MHz(頻率可變);
時鐘頻率短期穩(wěn)定度:1X10-9/0.1s(艾倫方差);
時鐘頻率準(zhǔn)確度:±2X10-5;
時鐘占空比0.45~0.55。
相關(guān)產(chǎn)品推薦